0
+86-755-82529637 ext. 811
TOP
联系我们
SalesDept@heisener.com +86-755-82529637 ext. 811
Language Translation
  • • English
  • • Español
  • • Deutsch
  • • Français
  • • Italiano
  • • Nederlands
  • • Português
  • • русский язык
  • • 日本語
  • • 한국어
  • • 简体中文
  • • 繁體中文

* Please refer to the English Version as our Official Version.

更改地区

如果您所在的国家没有列出,请选择国际作为您的区域。

  • 国际
美洲
  • 阿根廷
  • 巴西
  • 加拿大
  • 智利
  • 哥伦比亚
  • 哥斯达黎加
  • 多米尼加共和国
  • 厄瓜多尔
  • 瓜地马拉
  • 洪都拉斯
  • 墨西哥
  • 秘鲁
  • 波多黎各
  • 美国
  • 乌拉圭
  • 委内瑞拉
亚太
  • 澳大利亚
  • 中国
  • 香港
  • 印度尼西亚
  • 以色列
  • 印度
  • 日本
  • 韩国
  • 马来西亚
  • 新西兰
  • 菲律宾
  • 新加坡
  • 泰国
  • 台湾
  • 越南
欧洲
  • 奥地利
  • 比利时
  • 保加利亚
  • 瑞士
  • 捷克共和国
  • 德国
  • 丹麦
  • 爱沙尼亚
  • 西班牙
  • 芬兰
  • 法国
  • 英国
  • 希腊
  • 克罗地亚
  • 匈牙利
  • 爱尔兰
  • 意大利
  • 荷兰
  • 挪威
  • 波兰
  • 葡萄牙
  • 罗马尼亚
  • 俄罗斯联邦
  • 瑞典
  • 斯洛伐克
  • 土耳其

5G-ready jitter attenuators enhances system reliability and performance

Technology Cover
发布日期: 2019-06-30, Silicon Labs

Silicon Labs has extended its family of Si539x jitter attenuators with new device options providing a fully integrated reference, improving system reliability and performance while simplifying PCB layout in high-speed networking designs. The new jitter attenuators are purpose-built to meet the critical reference clock demands of 100/200/400/600/800G designs, offering more than 40% margin to the stringent jitter requirements of 56G PAM-4 SerDes employed in state-of-the-art Ethernet switch SoCs, PHYs, FPGAs and ASICs while affording a solution that is future-proofed for emerging 112G SerDes designs.

“Network equipment providers are racing to develop higher speed, higher capacity gear capable of handling 5G wireless traffic. This transition is driving the need for higher performance timing solutions for fronthaul/backhaul, metro/core and data centre applications,” said James Wilson, general manager of timing products at Silicon Labs. “FPGAs and PHYs with integrated 56 Gbps SerDes enable higher capacity 100/200/400/600/800G optical and Ethernet line cards but face increasingly complex circuit board design and layout challenges. By integrating the reference inside Silicon Labs’ latest Si539x jitter attenuators, we are helping to ease the industry migration to higher port count, higher capacity 100/200/400/600/800G designs.”

相关产品